PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04261065 A

(43) Date of publication of application: 17.09.92

(51) Int. Cl H01L 29/784

(21) Application number: 03009159 (71) Applicant: MITSUBISHI ELECTRIC CORP
(22) Date of filing: 29.01.91 (72) Inventor: TOMINAGA SHUICHI HARADA MANA


(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To provide a semiconductor device incorporated with a diode which requires no life time control for shortening an inverse recovery time and moreover causes no hindrance for the quality of a withstand voltage too.

CONSTITUTION: In a power switching device, on the surface of an N drift region 42 of a first conduction type, a barrier metal 51 is formed. Thereby, a Schottky junction part is formed. Also, the barrier metal 51 is characterized in that it is formed at the position where it is opposed to a P well region 43 of a second conduction type, which is formed selectively on the surface of the N drift region 42. Obtained is an effect that there is no necessity of mounting on the outside of a semiconductor device a fly-wheel diode for making a circulating current caused in the event of an inductive load flow.

COPYRIGHT: (C)1992,JPO&Japio



(19)日本因特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平4-261065

(43)公開日 平成4年(1992)9月17日

(51)Int.Cl. ⁵ H 0 1 L 29/784	識別記号	庁内整理番号	F I		技術表示箇所
		9168-4M	H01L 29/78	321 S	
		9168-4M		321 J	

審査請求 未請求 請求項の数1(全 7 頁)

(21) 出願番号	特顧平3-9159	(71)出願人 000006013 三菱電機株式会社
(22) 出願日	平成3年(1991)1月29日	東京都千代田区丸の内二丁目2番3号 (72)発明者 富永 修一 福岡市西区今宿東1丁目1番1号 福菱セ ミコンエンジニアリング株式会社内
		(72)発明者 原田 眞名 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社エル・エス・アイ研究所内
		(74)代理人 弁理士 高田 守 (外1名)


(54) 【発明の名称】 半導体装置

(57)【要約】

[目的] 逆回復時間が短くするためにライフタイム制御を行う必要がなく、しかも耐圧性にも支障の生じないダイオードを内蔵する半導体装置を提供することにある。

【構成】 パワースイッチングデバイスにおいて、第1 導電型であるNドリフト領域42表面にパリヤメタル51を形成することによりショットキー接合部が形成され、且つ前記パリヤメタル51は前記Nドリフト領域42の表面に選択的に形成された第2導電型であるP*ウェル領域43が対向する位置に形成されていることを特徴としている。

【効果】 誘導性負荷の場合に流れる環流電流を流すためのフリーホイールダイオードを半導体装置の外部に外付けする必要がなくなるという効果を奏する。



41:N*ドレイン領域 42:Nドリフト領域 43:P*ウェル領域域 45:チャンネル領域域 45:チャンネル領域域 46:ゲート総理 46:総裁議 49:ジース支電信 50ドレイン電信 51:50ドリヤメタル

(2)

特開平4-261065

【特許請求の範囲】

【請求項1】 少なくとも一部が第1導電型である第1 の半導体層とこの第1の半導体層の上に形成された第1 導電型の第2の半導体層とからなる基板と、この基板の 主表面に選択的に形成された第2導電型の第1の半導体 領域と、この第1の半導体領域の表面に選択的に形成さ わた第1連電型の第2の半導体領域と、前記第2の半導 体層と第2の半導体領域に挟まれた第1の半導体領域内 に規定されたチャネル領域と、このチャネル領域上に形 極と、を備える半導体装置において、前記基板の第2の 半導体層の表面で且つ対向する前記第1の半導体領域の 間に、第2の半導体層と接触するパリヤメタル層が形成 されていることを特徴とする半導体装置。

1

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、特にモータ駆動用イ ンパータ回路等の誘導負荷回路に用いられるパワーMO SFET, コレクタ短絡型IGBT (絶縁ゲート型パイ ポーラトランジスタ) 等のパワースイッチングデバイス 20 内に逆回復時間の短いダイオードを作り込むための改善 に関する。

[0002]

【従来の技術】図10は、パワーMOSFETを用いた モータ駆動用の従来のハーフブリッジ回路を示す回路図 である。図において、正、負電源端子5、6間に、パワ -MOSFET1, 2およびパワーMOSFET3, 4 がそれぞれトーテムボール接続されている。正、負電源 端子5. 6間にはまた、コンデンサ7が接続されてい る。モータ8は、パワーMOSFET1, 2の接続点と 30 パワーMOSFET3, 4の接続点との間に接続されて いる。パワーMOSFET1~4にはそれぞれ、フリー ホイールダイオード9~12が並列に接続されている。 パワーMOSFET1~4はそれぞれ、ゲート端子13 ~16に印加される制御電圧によってオン/オフが制御 される。

【0003】いま、FET1, 4がオン状態であるとす ると、電源電流 I1がモータ8に流れる。次にFET1 がオフすると、還流電流 I2 がフリーホイールダイオー ド10を通じて流れる。そして、FET4をオフさせる 40 とともにFET2、3をオンさせることにより、電源電 流 I1 と逆向きの電源電流がモータ8に流れる。この電 源電流が流れる時点でフリーホイールダイオード10は 逆回復過程に入り、蓄積された過剰キャリアが外部に掃 き出されることによりオフする。

【0004】フリーホイールダイオード9~12の逆回 復時間が長いとスイッチング損失が大きく効率が悪くな る。このため、一般に、フリーホイールダイオード9~ 12として外付けの高速リカバリーダイオードを用い、 逆回復時間を短くすることが行われている。一方、MO~50~ーホイールダイオード $9\sim1~2$ として別途設ける必要が

SFETではその構造上、素子内部にダイオードが寄生 的に形成されており、このダイオードをフリーホイール ダイオードとして用いる試みが従来より行われている。

【0005】図11は、従来の縦型nチャネルMOSF ETの構造を示す断面図である。図において、N* ドレ イン領域21上にN(あるいはN⁻)ドリフト領域22 が形成され、このドリフト領域22の表面にP* ウェル 領域23が形成されている。P*ウェル領域23の表面 にはN*ソース領域24が形成され、このN*ソース領 成された絶縁膜と、この絶縁膜上に形成されたゲート電 10 域24の表面とドリフト領域22の表面とで挟まれたP * ウェル領域23の表面近傍の領域25がチャネル領域 となる。チャネル領域25上にはゲート絶縁膜26を介 してゲート電極27が形成され、その上を絶縁膜28で 覆ってゲート電極27を絶縁している。そして表面全面 に、N*ソース領域24およびP* ウェル領域23に接 続するソース電極29が設けられている。またN* ドレ イン領域21の裏面にはドレイン電極30が設けられて

> 【0006】図11のMOSFETでは、ゲート電板2 7に正電圧が印加されると、チャネル領域25がN型に 反転して反転層が形成され、この反転層を通って図示の ようにドレイン電極30からソース電極29にドレイン 電流 I。が流れる。ゲート電極27に負電圧が印加され るとチャネル領域25の反転層は消滅し、MOSFET はオフする。

> 【0007】図11のMOSFETは、P* ウェル領域 23, Nドリフト領域22およびN⁺ ドレイン領域21 より形成されるP* IN* ダイオード31を寄生的に含 んでいる。したがって、このダイオード31を図10の フリーホイールダイオード9~12として使うことが可 能である。図11中、 🗓 は還流電流の流れを示してい る。

【0008】図12は、従来のコレクタ短絡型IGBT の構造を示す断面図である。このコレクタ短絡型IGB Tは、図11のN* ドレイン領域21に代え、交互に配 置されたP* コレクタ領域32およびN* コレクタ短絡 領域33がNドリフト領域22の裏面に設けられる点を 除き、図11のMOSFETと同様の構造を有してい る。そして、図11のダイオード31と同様なP* IN * ダイオード34が、P* ウェル領域23, Nドリフト 領域22およびN* コレクタ短絡領域33により寄生的 に形成されている。したがって、図10のパワーMOS FET1~4に代えて図7のコレクタ短絡型IGBTを 用いる場合にも、ダイオード34をフリーホイールダイ オード9~12として用いることが可能である。

[0009]

【発明が解決しようとする課題】図11のダイオード3 1や図12のダイオード34をフリーホイールダイオー ド9~12として用いると、外付けのダイオードをフリ

(3)

特開平4-261065

なくなる利点があるため、そのような試みは従来より行 われてきた。しかしながら、ダイオード31,34をフ リーホイールダイオードとして用いるためには、ダイオ ード31,34の逆回復時間が極めて短くなければなら ない。したがって、過剰小数キャリアのライフタイムを 短くするために、重金属拡散や電子線照射等のライフタ イム制御を行う必要がある。

【0010】そのようなライフタイム制御は、ドリフト 層22内のキャリアのライフタイムを短くするものであ 電圧降下の増大(すなわちオン電圧の増大)を招くた め、十分な最適化が必要である。また、重金属拡散によ るもれ電流の増大や、電子線照射による関値電圧の変動 等、ライフタイム制御がオン電圧以外にも素子の電気的 特性に大きな影響を及ぼすことが知られており、このよ うなことをも考慮した上でライフタイム制御を行わなけ ればならない。したがって、索子の電気的特性を良好に 保ったままライフタイム制御によりダイオード31やダ イオード34の逆回復時間を十分に低下させることは極 めて困難であり、結局は、十分な高速性が得られないた 20 めに、外付けのフリーホイールダイオードを付加せざる を得ないという問題点があった。

【0011】この発明は上記のような問題点を解消する ためになされたもので、ライフタイム制御なしでも十分 に逆回復時間の短いダイオードを内蔵し、しかも高耐圧 用途にも適用可能な半導体装置を得ることを目的とす る。

[0012]

【課題を解決するための手段】この発明に係わる半導体 装置は、少なくとも一部が第1導電型である第1の半導 30 体層とこの第1の半導体層の上に形成された第1導電型 の第2の半導体層とからなる基板と、この基板の主表面 に選択的に形成された第2導電型の第1の半導体領域 と、この第1の半導体領域の表面に選択的に形成された 第1導電型の第2の半導体領域と、前記第2の半導体層 と第2の半導体領域に挟まれた第1の半導体領域内に規 定されたチャネル領域と、このチャネル領域上に形成さ れた絶縁膜と、この絶縁膜上に形成されたゲート電極 と、を備える半導体装置において、前記基板の第2の半 導体層の表面で且つ前記対向する第1の半導体領域の間 40 に、第2の半導体層と接触するパリヤメタル層が形成さ れたものである.

[0013]

[作用] この発明による半導体装置は、パリヤメタル層 と第2半導体層によるショットキー接合部を内蔵する。 このショトッキー接合部は、多数キャリヤの移動に対し て整流作用をもつショットキーパリヤダイオードを構成 する。このショットキーパリヤダイオードは、半導体装 置の本体部がターンオフした時、誘導性負荷の場合に一 時的に類パイアス状態となり、いわゆる環流電流を流す 50 われた電流であり、もちろん前記環流電流 $oxdot I_{oldsymbol x}$ も多数キ

ことができる。ショットキー接合部を流れる電流は基本 的に多数キャリヤによって担われるため、前配環流電流 も主に多数キャリヤによる電流となり、少数キャリヤの **蓄積は少ない。すなわち、この半導体装置には、過剰少** 数キャリヤのライフタイムによる逆回復時間の増加が少 なく、逆回復時間は極めて短いダイオードが内蔵されて いることになる。

[0014]

【実施例】図1はこの発明による半導体装置の一実施例 り、通常動作におけるオン状態でのドリフト層 $2\,2\,$ での $\,10\,$ である縦型 $\,$ $_{
m I}$ $\,$ チャネル $\,$ MOSFE $\,$ Tの構造を示す断面図 であり、また図2は図1の平面図である。図1の断面図 は図2の平面図のA-A′線に沿った断面構造を示して いる。

> 【0015】図1に示すように、N⁺ ドレイン領域41 上にN(あるいはN-)ドリフト領域42が形成され、 このドリフト領域42の表面にP* ウェル領域43が形 成されている。P*ウェル領域43は、図2の平面図よ り明らかなように、正方形の環状構造となっている。P * ウェル領域43の表面にはN* ソース領域44が選択 的に形成され、このN⁺ ソース領域44の表面とドリフ ト領域42の表面とで挟まれたP*ウェル領域43の表 面近傍の領域45がチャネル領域となる。一方、P⁺ウ ェル領域43の環状構造の中央部に、バリヤメタル51 が配設されている。このパリヤメタル51は、P* ウェ ル領域43の環状構造の中央部においてドリフト領域4 2の表面に接触するとともに、前記環状構造の内部でP * ウェル領域43およびN* ソース領域44の表面に接 触している。なお、図2において、52はパリヤメタル 51のためのコンタクトホールである。

> 【0016】チャネル領域45上にはゲート絶縁膜46 を介してゲート電極47が形成され、その上を絶縁膜4 8で覆うことによりゲート電極47を絶縁している。そ して表面全面に、バリヤメタル51に接続するソース電 極49が設けられている。またN+ ドレイン領域41 の裏面にはドレイン電極50が設けられている。

【0017】図1のMOSFETの基本的な動作は図6 のMOSFETと同じである。すなわち、ゲート電極4 7に正電圧を印加すると、チャネル領域45がN型に反 転して反転層ができ、この反転層を通じてドレイン電極 50からソース電板49にドレイン電流が流れる。ゲー ト電極47に負電圧を印加するとチャネル領域45の反 転層は消滅し、MOSFETはオフする。

【0018】図1のMOSFETは、パリヤメタル51 とNドリフト領域42の接合領域を傭えており、この接 合領域を備えることにより、図1に模式的に示すような いわゆるショットキーバリヤダイオード53を内蔵して いる。図中、 I x は、このダイオード 5 3 をフリーホイ ールダイオードとして用いたときの還流電流の流れを示 す。前記接合領域を流れる電流は主に多数キャリヤに担

特願平4-261065

ャリヤによる電流となる。すなわち、前記ダイード53 の逆回復過程において、過剰の少数キャリヤのライフタ イムによる逆回復時間の増加は少なく、このダイオード 53の逆回復時間は速い。

【0019】ところで、ショットキーパリヤダイオード 53を構成する前記Nドリフト領域42はP*ウェル領 域43に取り囲まれているため、ショットキーパリヤダ イオード53に対する順パイアス電圧が一定以上となる と、P* ウェル領域43からNドリフト領域42にホー ルが注入されることとなる。したがって、Nドリフト領 10 ンタクトホール52を開ける。 域42における電導度変調の効果により低いオン電圧が 実現されることになる。しかも、この場合でも環流電流 IIは大部分がショットキーパリヤダイオード53を介 して流れる多数キャリヤに担われた電流である。したが って、図11に示す従来の半導体装置のように過剰の少 数キャリヤの流入はなく、逆回復時間は従来の半導体装 置に比べて極めて短い。

【0020】パリヤメタル51は、このパリヤメタル5 1よりもN* ドレイン領域41側に拡散し且つ互いに対 向しているP*ウェル領域43,43の間に設けられて 20 いる。このため、P+ ウェル領域43とNドリフト領域 42のPN接合に逆パイアスがかかると、P*ウェル領 域43とNドリフト領域42の界面よりNドリフト領域 42内に伸びる空乏層によるシールディング効果によ り、パリヤメタル51の耐圧に及ぼす影響が軽減され る。したがって、パリヤメタル51とNドリフト領域4 2によるショットキーバリヤを設けたことにより、高耐 圧を実現するについて支障が生じることはない。

【0021】このように、本実施例に係る図1のMOS いる上、高耐圧の用途においても十分に適用可能であ る。したがって図10のインバー夕回路において、パワ -MOSFET1~4として図1のMOSFETを用い ることにより、外付けのフリーホイールダイオード9~ 12が不要となる。

【0022】次に、図1のMOSFETの製造工程の-例を図3~図8示す断面図を参照しながら説明する。

【0023】まず、図3に示すような、N* ドレイン領 域41となるN*型半導体基板上に、Nドリフト領域4 2となるN型半導体層を形成した出発基板を準備する。 【0024】次に、図4に示すように、マスク101を 用いて、Nドリフト領域42の所定位置に、ポロン等の P型不純物をイオン注入、ガス拡散等によって選択的に 導入し、比較的高不純物濃度のP⁺ ウェル領域43を形

【0025】次に、酸化膜およびドープドポリシリコン 膜を順次形成した後、これらの膜を選択的にエッチング することにより、図5に示すように、酸化膜でなるゲー ト絶縁膜46およびドープドポリシリコン膜でなるゲー ト電極 47 を形成するとともにソース領域 44 形成のた 50 ネル領域 45 の反転層は消滅し、1 GBTはオフする。

めの窓を開ける。そして、前記窓を通じてヒソ、リン等 のN型不純物をイオン注入,ガス拡散等によりP*ウェ ル領域43の表面に選択的に導入することにより、N* ソース領域44を形成する。

[0026] 次に、図6に示すように、ゲート電極47 を絶縁するための絶縁膜48を全面に形成した後、これ を選択的にエッチングし、P⁺ ウェル領域43, N⁺ ソ ース領域44、およびP*ウェル領域43に挟まれたN ドリフト領域42の表面に対するコンタクトのためのコ

[0027] この後、絶縁膜48を含む全面にスパッタ 等によりモリプデン等のメタル膜を形成し、パターニン グされたレジストマスクを用いてエッチングを行うこと により、図7に示すように、上記コンタクトホール52 にのみパリヤメタル51を残す。これによって、P⁺ウ ェル領域43の間に、バリヤメタル51とNドリフト領 域42の接合面、すなわちショットキー接合部が形成さ れる.

【0028】この後、図8に示すように、パリヤメタル 51と接続する金属のソース電極49を表面に形成する とともに、金属のドレイン電極50を裏面に形成する。 このようにして、図1の構造のMOSFETが得られ

【0029】 図9はこの発明による半導体装置の他の実 施例であるコレクタ短絡型nチャネルIGBTの構造を 示す断面図である。図において、図1のMOSFETと の相違点は、図1のN* ドレイン領域41に代え、交互 に配置されたP・コレクタ領域54およびN・コレクタ 短絡領域55がNドリフト領域42の裏面に設けられる FETは、逆回復時間の短いダイオード53を内蔵して 30 点である。その他の構造は図1のMOSFETと同様で ある。なお電極49,50はそれぞれエミッタ電極、コ レクタ質板となる。

> 【0030】図9のIGBTでは、図1のMOSFET におけるダイオード53と同様のショットキーパリヤダ イオード56が、パリヤメタル51とNドリフト領域4 2の接合部に形成されている。したがって、上述したの と同様の理由により、ダイオード56の逆回復時間は短 く、またこのIGBTを高耐圧の用途に適用することも 容易に可能である。したがって、図10のインパータ回 40 路において、パワーMOSFET1~4の代りに図9の IGBTを用いることにより、外付けのフリーホイール ダイオード9~12が不要となる。

【0031】図9のIGBTの動作において、ゲート電 極47に正電圧を印加するとチャネル領域45がN型に 反転して反転層ができ、この反転層を通じてコレクタ電 極50からエミッタ電極49にコレクタ電流が流れる。 このとき、ドリフト領域42における電導度変調の効果 により、この半導体の通常動作において低いオン電圧が 実現される。ゲート電極17に負電圧を印加するとチャ

(5)

特開平4-261065

7

このとき、N* コレクタ短絡領域55を通じて残留キャリアが高速に引き出されるため、速いターンオフ速度が 実現される。

【0032】なお、上配実施例では、図2の平面図で示すような正方形の島状のセル構造について説明したが、この発明は正方形以外の形状の島状のセル構造やストライプのセル構造の場合などにも適用できる。ストライプセル構造では、図1や図9の断面構造が、紙面に垂直な方向にストライプ状に延設されることになる。

【0033】また、上記実施例では、nチャネル型のM 10 OSFETおよびIGBTについて説明したが、この発 明はpチャネル型のMOSFETおよびIGBTにも適 用できることは勿論である。

[0034]

【発明の効果】以上説明したように、この発明による半導体装置は、誘導負荷回路に用いられた場合に、半導体装置の本体部がターンオフしたとき多数キャリヤによる環流電流を流すことができるところの逆回復時間の短いダイーオードを内蔵しているから、前配環流電流を流すためのフリーホイールダイードを外付けする必要をなくなっことができるという効果を奏する。また、この半導体装置は前配ダイオードに逆パイアスがかかったときには、第1の半導体領域から第2の半導体層への空乏層の広がりによるシールディング効果により、ショットキー接合部の耐圧に及ぼす影響が軽減され、高耐圧を実現することが可能になる。このように、この発明によれば、ライフタイム制御なしでも十分に逆回復時間の短いダイオードを内蔵した高耐圧用途に適用可能な半導体装置を実現できるという効果がある。

【図面の簡単な説明】

【図1】この発明による半導体装置の一実施例であるMOSFETの構造を示す断面図である。

【図2】図1のMOSFETの平面構造を示す平面図で

ある。

【図3】図1のMOSFETの製造工程を示す斯面図で ある。

8

【図4】図1のMOSFETの製造工程を示す断面図で

【図 5】図1のMOSFETの製造工程を示す断面図である。

【図6】図1のMOSFETの製造工程を示す断面図である。

10 【図7】図1のMOSFETの製造工程を示す断面図である。

【図8】図1のMOSFETの製造工程を示す断面図である。

【図9】この発明による半導体装置の他の実施例である コレクタ短絡型のIGBTの構造を示す断面図である。

【図10】従来のハーフブリッジ回路を示す回路図である。

【図11】従来のMOSFETの構造を示す断面図である。

7 【図12】従来のコレクタ短絡型のIGBTの構造を示す断面図である。

【符号の説明】

4.1 N* ドレイン領域

42 Nドリフト領域

43 P* ウェル領域

4.4 N* ソース領域

45 チャネル領域

46 ゲート絶縁膜

47 ゲート電極

30 48 絶縁膜

49 ソース電極


50 ドレイン電極

51 パリヤメタル


[図3]


N +42

【図4】




(6) 特開平4-261065





(7) 特開平4-261065



【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分

【発行日】平成9年(1997)3月7日

【公開番号】特開平4-261065

【公開日】平成4年(1992)9月17日

【年通号数】公開特許公報4-2611

【出願番号】特願平3-9159

【国際特許分類第6版】

H01L 29/78

[FI]

H01L 29/78 652 L 9055-4M 655 D 9055-4M

【手続補正書】

【提出日】平成8年2月19日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項1

【補正方法】変更

【補正内容】

【請求項1】 少なくとも一部が第1導電型である第1 の半導体層とこの第1の半導体層の上に形成された第1 導電型の第2の半導体層とからなる基板と、

この基板の主表面に選択的に形成された第2導電型の第 1の半導体領域と、

この第1の半導体領域の表面に選択的に形成された第1 導電型の第2の半導体領域と、

前記第2の半導体層と第2の半導体領域に挟まれた第1 の半導体領域内に規定されたチャネル領域と、

このチャネル領域上に形成された絶縁膜と、

この絶縁膜上に形成されたゲート電極と、

前記主表面内の前記第2の半導体領域の少なくとも一部 に接続された主電極と、を備える半導体装置において、 前記主表面内の前記第2の半導体層の少なくとも一部 に、当該第2の半導体層と接触するパリヤメタル層が形 成されて<u>おり、</u>

前記主電極が前記バリヤメタル層の上にも形成されてい ることを特徴とする半導体装置。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0012

【補正方法】変更

【補正内容】

[0012]

【課題を解決するための手段】この発明に係わる半導体 装置は、少なくとも一部が第1導電型である第1の半導 体層とこの第1の半導体層の上に形成された第1導電型 の第2の半導体層とからなる基板と、この基板の主表面 に選択的に形成された第2導電型の第1の半導体領域

と、この第1の半導体領域の表面に選択的に形成された 第1導電型の第2の半導体領域と、前記第2の半導体層 と第2の半導体領域に挟まれた第1の半導体領域内に規 定されたチャネル領域と、このチャネル領域上に形成さ れた絶縁膜と、この絶縁膜上に形成されたゲート電極 と、前記主表面内の前記第2の半導体領域の少なくとも 一部に接続された主電極と、を備える半導体装置におい て、前記主表面内の前記第2の半導体層の少なくとも一 部に、当該第2の半導体層と接触するバリヤメタル層が 形成されており、前記主電極が前記パリヤメタル層の上 <u>にも形成された</u>ものである。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0015

【補正方法】変更

【補正内容】

【0015】図1に示すように、N+ ドレイン領域41 上にN(あるいはN-) ドリフト領域42が形成され、 このドリフト領域 42の表面にP+ ウェル領域 43が形 成されている。P+ ウェル領域43は、図2の平面図よ り明らかなように、正方形の環状構造となっている。P + ウェル領域43の表面にはN+ ソース領域44が選択 的に形成され、このN+ ソース領域44の表面とドリフ ト領域42の表面とで挟まれたP+ ウェル領域43の表 面近傍の領域45がチャネル領域となる。一方、P+ ウ ェル領域43の環状構造の中央部に、パリヤメタル51 が配設されている。このパリヤメタル51は、P+ウェ ル領域43の環状構造の中央部においてドリフト領域4 2の表面に接触するとともに、前記環状構造の内部でP + ウェル領域43およびN+ ソース領域44の表面に接 触している。なお、図2において、52はソースコンタ クトホール領域であり、領域全面にパリヤメタル51が 敷かれ、さらにその上にソース電極が配線される。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】 0017

【補正方法】変更

【補正内容】

【0017】図1のMOSFETの基本的な動作は図6のMOSFETと同じである。すなわち、ゲート電極47に正電圧を印加すると、チャネル領域45がN型に反転して反転層ができ、この反転層を通じてドレイン電極50からソース電極49にドレイン電流が流れる。ゲート電極47<u>の印加電圧をしきい値電圧以下に</u>するとチャネル領域45の反転層は消滅し、MOSFETはオフする

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0020

【補正方法】変更

【補正内容】

【0020】バリヤメタル51は、図2にも示すように、P+ウェル拡散領域43に囲まれた中央の狭い領域に設けられている。このため、P+ウェル領域43とNドリフト領域42のPN接合に逆バイアスがかかると、P+ウェル領域43とNドリフト領域42の界面よりNドリフト領域42内に伸びる空乏層によるシールディング効果により、バリヤメタル51の耐圧に及ぼす影響が軽減される。したがって、バリヤメタル51とNドリフト領域42によるショットキーバリヤを設けたことにより、高耐圧を実現するについて支障が生じることはない。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0028

【補正方法】変更

【補正内容】

【0028】この後、図8に示すように、バリヤメタル51と接続する金属のソース電極49を表面に形成するとともに、金属のドレイン電極50を裏面に形成する。このようにして、図1の構造のMOSFETが得られる。特に、ショットキー接合部が半導体基板の主面内に形成されるので、ショットキー接合部を形成するための工程が簡単であり、製造コストが低廉であるという利点がある。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0034

【補正方法】変更

【補正内容】

[0034]

【発明の効果】以上説明したように、この発明による半導体装置は、誘導負荷回路に用いられた場合に、半導体装置の本体部がターンオフしたとき多数キャリヤによる環流電流を流すことができるところの逆回復時間の短い

ダイーオードを内蔵しているから、前記環流電流を流すためのフリーホイールダイードを外付けする必要をなくすことができるという効果を奏する。また、この半導体装置は前記ダイオードに逆バイアスがかかったときには、第1の半導体領域から第2の半導体層への空乏層の広がりによるシールディング効果により、ショットキー接合部の耐圧に及ぼす影響が軽減され、高耐圧を実現することが可能になる。このように、この発明によれば、ライフタイム制御なしでも十分に逆回復時間の短いダイオードを内蔵した高耐圧用途に適用可能な半導体装置を実現できるという効果がある。 さらに、ショットキー接合部が半導体基板の主面内に形成されているので、製造が容易であり、製造コストが低廉であるという利点がある。

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項1

【補正方法】変更

【補正内容】

【請求項1】 少なくとも一部が第1導電型である第1の半導体層とこの第1の半導体層の上に形成された第1 導電型の第2の半導体層とからなる基板と、

この基板の主表面に選択的に形成された第2導電型の第 1の半導体領域と、

この第1の半導体領域の表面に選択的に形成された第1 導電型の第2の半導体領域と、

前記第2の半導体層と第2の半導体領域に挟まれた第1 の半導体領域内に規定されたチャネル領域と、

このチャネル領域上に形成された絶縁膜と、

この絶縁膜上に形成されたゲート電極と、

前記主表面内の前記第2の半導体領域の少なくとも一部 に接続された主電極と、を備える半導体装置において、 前記主表面内の前記第2の半導体層の少なくとも一部 に、当該第2の半導体層と接触するバリヤメタル層が形成されており、

<u>前記主電極が前記パリヤメタル層の上にも形成されて</u>いることを特徴とする半導体装置。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0012

【補正方法】変更

【補正内容】

[0012]

【課題を解決するための手段】この発明に係わる半導体装置は、少なくとも一部が第1導電型である第1の半導体層とこの第1の半導体層の上に形成された第1導電型の第2の半導体層とからなる基板と、この基板の主表面に選択的に形成された第2導電型の第1の半導体領域と、この第1の半導体領域の表面に選択的に形成された第1導電型の第2の半導体領域と、前記第2の半導体層

と第2の半導体領域に挟まれた第1の半導体領域内に規定されたチャネル領域と、このチャネル領域上に形成された絶縁膜と、この絶縁膜上に形成されたゲート電極と、前記主表面内の前記第2の半導体領域の少なくとも一部に接続された主電極と、を備える半導体装置において、前記主表面内の前記第2の半導体層の少なくとも一部に、当該第2の半導体層と接触するパリヤメタル層が形成されており、前記主電極が前記パリヤメタル層が形成されており、前記主電極が前記パリヤメタル層の上にも形成されたものである。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0015

【補正方法】変更

【補正内容】

【0015】図1に示すように、N+ ドレイン領域41 上にN(あるいはN-)ドリフト領域42が形成され、 このドリフト領域 4 2 の表面に P+ ウェル領域 4 3 が形 成されている。P+ ウェル領域43は、図2の平面図よ り明らかなように、正方形の環状構造となっている。P + ウェル領域43の表面にはN+ ソース領域44が選択 的に形成され、このN+ ソース領域44の表面とドリフ ト領域42の表面とで挟まれたP+ ウェル領域43の表 面近傍の領域45がチャネル領域となる。一方、P+ ウ ェル領域43の環状構造の中央部に、バリヤメタル51 が配設されている。このバリヤメタル51は、P+ウェ ル領域43の環状構造の中央部においてドリフト領域4 2の表面に接触するとともに、前記環状構造の内部でP + ウェル領域43およびN+ ソース領域44の表面に接 触している。なお、図2において、52は<u>ソースコンタ</u> クトホール領域であり、領域全面にバリヤメタル51が <u>敷かれ、さらにその上にソー</u>ス電極が配線される。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0017

【補正方法】変更

【補正内容】

【0017】図1のMOSFETの基本的な動作は図6のMOSFETと同じである。すなわち、ゲート電極47に正電圧を印加すると、チャネル領域45がN型に反転して反転層ができ、この反転層を通じてドレイン電極50からソース電極49にドレイン電流が流れる。ゲート電極47<u>の印加電圧をしきい値電圧以下に</u>するとチャネル領域45の反転層は消滅し、MOSFETはオフする。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0020

【補正方法】変更

【補正内容】

【0020】パリヤメタル51は、図2にも示すように、P+ウェル拡散領域43に囲まれた中央の狭い領域に設けられている。このため、P+ウェル領域43とNドリフト領域42のPN接合に逆パイアスがかかると、P+ウェル領域43とNドリフト領域42の界面よりNドリフト領域42内に伸びる空芝層によるシールディング効果により、パリヤメタル51の耐圧に及ぼす影響が軽減される。したがって、パリヤメタル51とNドリフト領域42によるショットキーパリヤを設けたことにより、高耐圧を実現するについて支障が生じることはない。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0028

【補正方法】変更

【補正内容】

【0028】この後、図8に示すように、バリヤメタル51と接続する金属のソース電極49を表面に形成するとともに、金属のドレイン電極50を裏面に形成する。このようにして、図1の構造のMOSFETが得られる。特に、ショットキー接合部が半導体基板の主面内に形成されるので、ショットキー接合部を形成するための工程が簡単であり、製造コストが低廉であるという利点がある。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0034

【補正方法】変更

【補正内容】

[0034]

【発明の効果】以上説明したように、この発明による半 導体装置は、誘導負荷回路に用いられた場合に、半導体 装置の本体部がターンオフしたとき多数キャリヤによる 環流電流を流すことができるところの逆回復時間の短い ダイーオードを内蔵しているから、前記環流電流を流す ためのフリーホイールダイードを外付けする必要をなく すことができるという効果を奏する。また、この半導体 装置は前記ダイオードに逆パイアスがかかったときに は、第1の半導体領域から第2の半導体層への空乏層の 広がりによるシールディング効果により、ショットキー 接合部の耐圧に及ぼす影響が軽減され、高耐圧を実現す ることが可能になる。このように、この発明によれば、 ライフタイム制御なしでも十分に逆回復時間の短いダイ オードを内蔵した高耐圧用途に適用可能な半導体装置を 実現できるという効果がある。 さらに、ショットキー接 合部が半導体基板の主面内に形成されているので、製造 が容易であり、製造コストが低廉であるという利点があ <u>る。</u>

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 【発行日】平成10年(1998)11月13日

【公開番号】特開平4—261065 【公開日】平成4年(1992)9月17日 【年通号数】公開特許公報4—2611 【出願番号】特願平3—9159 【国際特許分類第6版】

655 D

H01L 29/78

[FI]

H01L 29/78 652 L

【手続補正書】

【提出日】平成8年2月19日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項1

【補正方法】変更

【補正内容】

【請求項1】 少なくとも一部が第1導電型である第1 の半導体層とこの第1の半導体層の上に形成された第1 導電型の第2の半導体層とからなる基板と、

この基板の主表面に選択的に形成された第2導電型の第 1の半導体領域と、

この第1の半導体領域の表面に選択的に形成された第1 導電型の第2の半導体領域と、

前記第2の半導体層と第2の半導体領域に挟まれた第1 の半導体領域内に規定されたチャネル領域と、

このチャネル領域上に形成された絶縁膜と、

この絶縁膜上に形成されたゲート電極と、

前記主表面内の前記第2の半導体領域の少なくとも一部 に接続された主電極と、を備える半導体装置において、 前記主表面内の前記第2の半導体層の少なくとも一部 に、当該第2の半導体層と接触するパリヤメタル層が形 成されており、

前記主電極が前記パリヤメタル層の上にも形成されていることを特徴とする半導体装置。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0012

【補正方法】変更

【補正内容】

[0012]

【課題を解決するための手段】この発明に係わる半導体装置は、少なくとも一部が第1導電型である第1の半導体層とこの第1の半導体層の上に形成された第1導電型の第2の半導体層とからなる基板と、この基板の主表面に選択的に形成された第2導電型の第1の半導体領域

と、この第1の半導体領域の表面に選択的に形成された第1導電型の第2の半導体領域と、前記第2の半導体領域と、前記第2の半導体層と第2の半導体領域に挟まれた第1の半導体領域内に規定されたチャネル領域と、このチャネル領域上に形成された絶縁膜と、この絶縁膜上に形成されたゲート電極と、前記主表面内の前記第2の半導体領域の少なくとも一部に接続された主電極と、を備える半導体装置において、前記主表面内の前記第2の半導体層の少なくとも一部に、当該第2の半導体層と接触するパリヤメタル層が形成されており、前記主電極が前記パリヤメタル層が形成されており、前記主電極が前記パリヤメタル層の上にも形成されたものである。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0015

【補正方法】変更

【補正内容】

【0015】図1に示すように、N+ ドレイン領域41 上にN(あるいはN-) ドリフト領域 4 2 が形成され、 このドリフト領域42の表面にP+ ウェル領域43が形 成されている。P+ ウェル領域43は、図2の平面図よ り明らかなように、正方形の環状構造となっている。P + ウェル領域43の表面にはN+ ソース領域44が選択 的に形成され、このN+ ソース領域44の表面とドリフ ト領域42の表面とで挟まれたP+ ウェル領域43の表 面近傍の領域45がチャネル領域となる。一方、P+ ウ ェル領域43の環状構造の中央部に、パリヤメタル51 が配設されている。このパリヤメタル51は、P+ウェ ル領域43の環状構造の中央部においてドリフト領域4 2の表面に接触するとともに、前記環状構造の内部でP + ウェル領域43およびN+ ソース領域44の表面に接 触している。なお、図2において、52はソースコンタ クトホール領域であり、領域全面にパリヤメタル51が <u>敷かれ、さらにその上にソース電極が配線される。</u>

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0017

【補正方法】変更

【補正内容】

【0017】図1のMOSFETの基本的な動作は図6のMOSFETと同じである。すなわち、ゲート電極47に正電圧を印加すると、チャネル領域45がN型に反転して反転層ができ、この反転層を通じてドレイン電極50からソース電極49にドレイン電流が流れる。ゲート電極47<u>の印加電圧をしきい値電圧以下に</u>するとチャネル領域45の反転層は消滅し、MOSFETはオフする。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】〇〇2〇

【補正方法】変更

【補正内容】

【0020】バリヤメタル51は、<u>図2にも示すように、P+ウェル拡散領域43に囲まれた中央の狭い領域に設けられている。</u>このため、P+ウェル領域43とNドリフト領域42のPN接合に逆バイアスがかかると、P+ウェル領域43とNドリフト領域42の界面よりNドリフト領域42内に伸びる空乏層によるシールディング効果により、バリヤメタル51の耐圧に及ぼす影響が軽減される。したがって、バリヤメタル51とNドリフト領域42によるショットキーバリヤを設けたことにより、高耐圧を実現するについて支障が生じることはない。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0028

【補正方法】変更

【補正内容】

【0028】この後、図8に示すように、バリヤメタル51と接続する金属のソース電極49を表面に形成するとともに、金属のドレイン電極50を裏面に形成する。このようにして、図1の構造のMOSFETが得られる。特に、ショットキー接合部が半導体基板の主面内に形成されるので、ショットキー接合部を形成するための工程が簡単であり、製造コストが低廉であるという利点がある。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0034

【補正方法】変更

【補正内容】

[0034]

【発明の効果】以上説明したように、この発明による半導体装置は、誘導負荷回路に用いられた場合に、半導体装置の本体部がターンオフしたとき多数キャリヤによる環流電流を流すことができるところの逆回復時間の短い

ダイーオードを内蔵しているから、前記環流電流を流すためのフリーホイールダイードを外付けする必要をなくすことができるという効果を奏する。また、この半導体装置は前記ダイオードに逆バイアスがかかったときには、第1の半導体領域から第2の半導体層への空乏層の広がりによるシールディング効果により、ショットキー接合部の耐圧に及ぼす影響が軽減され、高耐圧を実現することが可能になる。このように、この発明によれば、ライフタイム制御なしでも十分に逆回復時間の短いダイオードを内蔵した高耐圧用途に適用可能な半導体装置を実現できるという効果がある。さらに、ショットキー接合部が半導体基板の主面内に形成されているので、製造が容易であり、製造コストが低廉であるという利点がある。

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項1

【補正方法】変更

【補正内容】

【請求項1】 少なくとも一部が第1導電型である第1の半導体層とこの第1の半導体層の上に形成された第1 導電型の第2の半導体層とからなる基板と、

この基板の主表面に選択的に形成された第2導電型の第 1の半導体領域と、

この第1の半導体領域の表面に選択的に形成された第1 導電型の第2の半導体領域と、

前記第2の半導体層と第2の半導体領域に挟まれた第1 の半導体領域内に規定されたチャネル領域と、

このチャネル領域上に形成された絶縁膜と、

この絶縁膜上に形成されたゲート電極と、

前記主表面内の前記第2の半導体領域の少なくとも一部 に接続された主電極と、を備える半導体装置において、 前記主表面内の前記第2の半導体層の少なくとも一部 に、当該第2の半導体層と接触するバリヤメタル層が形成されており、

<u>前記主電極が前記パリヤメタル層の上にも形成されて</u>いることを特徴とする半導体装置。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0012

【補正方法】変更

【補正内容】

[0012]

【課題を解決するための手段】この発明に係わる半導体装置は、少なくとも一部が第1導電型である第1の半導体層とこの第1の半導体層の上に形成された第1導電型の第2の半導体層とからなる基板と、この基板の主表面に選択的に形成された第2導電型の第1の半導体領域と、この第1の半導体領域の表面に選択的に形成された第1導電型の第2の半導体領域と、前記第2の半導体層

と第2の半導体領域に挟まれた第1の半導体領域内に規定されたチャネル領域と、このチャネル領域上に形成された絶縁膜と、この絶縁膜上に形成されたゲート電極と、前記主表面内の前記第2の半導体領域の少なくとも一部に接続された主電極と、を備える半導体装置において、前記主表面内の前記第2の半導体層の少なくとも一部に、当該第2の半導体層と接触するパリヤメタル層が形成されており、前記主電極が前記パリヤメタル層の上にも形成されたものである。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0015

【補正方法】変更

【補正内容】

【OO15】図1に示すように、N+ ドレイン領域41 上にN(あるいはN-)ドリフト領域42が形成され、 このドリフト領域42の表面にP+ ウェル領域43が形 成されている。P+ ウェル領域43は、図2の平面図よ り明らかなように、正方形の環状構造となっている。P + ウェル領域43の表面にはN+ ソース領域44が選択 的に形成され、このN+ ソース領域44の表面とドリフ ト領域42の表面とで挟まれたP+ ウェル領域43の表 面近傍の領域45がチャネル領域となる。一方、P+ウ ェル領域43の環状構造の中央部に、バリヤメタル51 が配設されている。このバリヤメタル51は、P+ウェ ル領域43の環状構造の中央部においてドリフト領域4 2の表面に接触するとともに、前記環状構造の内部でP + ウェル領域 4 3 および N+ ソース領域 4 4 の表面に接 触している。なお、図2において、52はソースコンタ クトホール領域であり、領域全面にバリヤメタル5.1が 敷かれ、さらにその上にソース電極が配線される。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0017

【補正方法】変更

【補正内容】

【0017】図1のMOSFETの基本的な動作は図6のMOSFETと同じである。すなわち、ゲート電極47に正電圧を印加すると、チャネル領域45がN型に反転して反転層ができ、この反転層を通じてドレイン電極50からソース電極49にドレイン電流が流れる。ゲート電極47<u>の印加電圧をしきい値電圧以下に</u>するとチャネル領域45の反転層は消滅し、MOSFETはオフする。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0020

【補正方法】変更

【補正内容】

【0020】パリヤメタル51は、図2にも示すように、P+ウェル拡散領域43に囲まれた中央の狭い領域に設けられている。このため、P+ウェル領域43とNドリフト領域42のPN接合に逆パイアスがかかると、P+ウェル領域43とNドリフト領域42の界面よりNドリフト領域42内に伸びる空乏層によるシールディング効果により、パリヤメタル51の耐圧に及ぼす影響が軽減される。したがって、パリヤメタル51とNドリフト領域42によるショットキーパリヤを設けたことにより、高耐圧を実現するについて支障が生じることはない。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0028

【補正方法】変更

【補正内容】

【0028】この後、図8に示すように、バリヤメタル51と接続する金属のソース電極49を表面に形成するとともに、金属のドレイン電極50を裏面に形成する。このようにして、図1の構造のMOSFETが得られる。特に、ショットキー接合部が半導体基板の主面内に形成されるので、ショットキー接合部を形成するための工程が簡単であり、製造コストが低廉であるという利点がある。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0034

【補正方法】変更

【補正内容】

[0034]

【発明の効果】以上説明したように、この発明による半 導体装置は、誘導負荷回路に用いられた場合に、半導体 装置の本体部がターンオフしたとき多数キャリヤによる 環流電流を流すことができるところの逆回復時間の短い ダイーオードを内蔵しているから、前記環流電流を流す ためのフリーホイールダイードを外付けする必要をなく すことができるという効果を奏する。また、この半導体 装置は前記ダイオードに逆パイアスがかかったときに は、第1の半導体領域から第2の半導体層への空乏層の 広がりによるシールディング効果により、ショットキー 接合部の耐圧に及ぼす影響が軽減され、高耐圧を実現す ることが可能になる。このように、この発明によれば、 ライフタイム制御なしでも十分に逆回復時間の短いダイ オードを内蔵した高耐圧用途に適用可能な半導体装置を 実現できるという効果がある。 さらに、ショットキー接 合部が半導体基板の主面内に形成されているので、製造 が容易であり、製造コストが低廉であるという利点があ る。_